Електронски компоненти IC чипови интегрирани кола XC7A75T-2FGG484I IC FPGA 285 I/O 484FBGA
Атрибути на производот
ТИП | ОПИС |
Категорија | Интегрирани кола (IC)ВградениFPGA (теренска програмабилна порта низа) |
Мфр | AMD Xilinx |
Серии | Артикс-7 |
Пакет | Послужавник |
Стандарден пакет | 60 |
Статус на производот | Активен |
Број на LAB/CLBs | 5900 |
Број на логички елементи/клетки | 75520 |
Вкупно битови RAM меморија | 3870720 |
Број на I/O | 285 |
Напон – Напојување | 0,95 V ~ 1,05 V |
Тип на монтирање | Површинска монтажа |
Работна температура | -40°C ~ 100°C (TJ) |
Пакет / Случај | 484-BBGA |
Пакет со уреди за добавувач | 484-FBGA (23×23) |
Основен број на производ | XC7A75 |
Адаптивни уреди се идеален избор
Користењето на уредите Xilinx во безбедносните уреди од следната генерација не само што ги решава проблемите со пропусната моќ и доцнењето, туку и другите придобивки вклучуваат овозможување на нови технологии како што се моделите за машинско учење, раб на услуга за безбеден пристап (SASE) и постквантно шифрирање.
Уредите на Xilinx обезбедуваат идеална платформа за хардверско забрзување за овие технологии, бидејќи барањата за изведба не можат да се исполнат со имплементации само за софтвер.Xilinx континуирано развива и надградува IP, алатки, софтвер и референтни дизајни за постоечките и следната генерација мрежни безбедносни решенија.
Дополнително, уредите на Xilinx нудат водечки мемориски архитектури во индустријата со меко пребарување на IP за класификација на проток, што ги прави најдобар избор за мрежна безбедност и апликации за заштитен ѕид.
Користење на FPGA како сообраќајни процесори за мрежна безбедност
Сообраќајот до и од безбедносните уреди (заштитни ѕидови) е шифриран на повеќе нивоа, а шифрирањето/декрипцијата L2 (MACSec) се обработува во мрежните јазли на слојот за поврзување (L2) (прекинувачи и рутери).Обработката надвор од L2 (MAC слој) обично вклучува подлабоко парсирање, декрипција на тунелот L3 (IPSec) и шифриран SSL сообраќај со сообраќај TCP/UDP.Обработката на пакети вклучува парсирање и класификација на дојдовните пакети и обработка на големи количини на сообраќај (1-20 M) со висока пропусност (25-400 Gb/s).
Поради големиот број потребни компјутерски ресурси (јадра), НПУ може да се користат за обработка на пакети со релативно поголема брзина, но скалабилната обработка на сообраќајот со ниска латентност и високи перформанси не е можна бидејќи сообраќајот се обработува со помош на јадра MIPS/RISC и закажување такви јадра врз основа на нивната достапност е тешко.Употребата на безбедносни уреди базирани на FPGA може ефективно да ги елиминира овие ограничувања на архитектурите базирани на процесорот и NPU.
Обработка на безбедност на ниво на апликација во FPGA
FPGA се идеални за внатрешна безбедносна обработка во заштитните ѕидови од следната генерација бидејќи тие успешно ја задоволуваат потребата за повисоки перформанси, флексибилност и работа со мала латентност.Покрај тоа, FPGA може да имплементира безбедносни функции на ниво на апликација, што дополнително може да заштедат компјутерски ресурси и да ги подобрат перформансите.
Вообичаени примери за обработка на безбедноста на апликациите во FPGA вклучуваат
- TTCP истоварен мотор
- Сопирање на редовно изразување
- Асиметрична енкрипција (PKI) обработка
- Обработка на TLS