Logic & Flip Flops-SN74LVC74APWR

АпостолкииБраватасе вообичаени дигитални електронски уреди со две стабилни состојби кои можат да се користат за складирање на информации, а еден флип-флоп или бравата може да складира 1 бит информации.

Флип-флоп (скратено како FF), познат и како бистабилна порта, познат и како бистабилен флип-флоп, е дигитално логичко коло кое може да работи во две состојби.Флип-флоповите остануваат во нивната состојба додека не добијат влезен пулс, познат и како активирач.Кога ќе се прими влезен импулс, излезот на флип-флоп ја менува состојбата според правилата и потоа останува во таа состојба додека не се прими друг активирач.

Заклучување, чувствително на нивото на пулсот, ја менува состојбата под нивото на пулсот на часовникот, бравата е единица за складирање активирана од ниво, а дејството на складирањето податоци зависи од вредноста на нивото на влезниот сигнал, само кога бравата е во овозможена состојба, излезот ќе се промени со внесувањето на податоците.Заклучувањето е различно од флип-флопот, не е заклучување на податоци, сигналот на излезот се менува со влезниот сигнал, исто како сигналот што минува низ баферот;штом сигналот за бравата делува како брава, податоците се заклучуваат и влезниот сигнал не работи.Бравата се нарекува и проѕирна брава, што значи дека излезот е транспарентен за влезот кога не е заклучен.

Разликата помеѓу бравата и флип-флопот
Лач и флип-флоп се бинарни уреди за складирање со мемориска функција, кои се еден од основните уреди за составување на различни временски логички кола.Разликата е: бравата е поврзана со сите нејзини влезни сигнали, кога влезниот сигнал се менува, бравата се менува, нема терминал за часовникот;флип-флопот е контролиран од часовникот, само кога часовникот се активира за примерок од тековниот влез, генерира излез.Се разбира, бидејќи и бравата и флип-флопот се логика за тајминг, излезот не е поврзан само со тековниот влез, туку и поврзан со претходниот излез.

1. бравата се активира со ниво, а не со синхрона контрола.DFF се активира со работ на часовникот и синхрона контрола.

2, бравата е чувствителна на влезното ниво и е под влијание на доцнењето на ожичувањето, па затоа е тешко да се осигура дека излезот не создава издупчувања;DFF има помала веројатност да произведе бруси.

3, Ако користите кола за портата за да изградите брава и DFF, бравата троши помалку ресурси на портата од DFF, што е супериорно место за бравата од DFF.Затоа, интеграцијата на користење на бравата во ASIC е повисока од DFF, но спротивното е точно во FPGA, бидејќи нема стандардна единица за брава во FPGA, но има единица DFF, а на LATCH му треба повеќе од една LE за да се реализира.бравата се активира на ниво, што е еквивалентно на тоа што има овозможен крај, а по активирањето (во моментот на овозможено ниво) е еквивалентно на жица, која се менува со Излезот варира со излезот.Во не-овозможена состојба е да се одржи оригиналниот сигнал, што може да се види и флип-флоп разликата, всушност, многу пати бравата не е замена за ff.

4, бравата ќе стане исклучително сложена статичка анализа на времето.

5, во моментов, бравата се користи само во колото со многу висока класа, како што е процесорот P4 на Intel.FPGA има брава единица, регистерската единица може да се конфигурира како брава, во прирачникот xilinx v2p ќе се конфигурира како единица за регистар/брава, додатокот е дијаграм на структурата на половина парче xilinx.Другите модели и производители на FPGA не отидоа да проверат.--Лично, мислам дека xilinx е во состојба директно да одговара на altera може да има повеќе проблеми, на неколку LE да се направи, сепак, не xilinx уред секое парче може да биде така конфигурирано, единствениот DDR интерфејс на Altera има специјална единица за заклучување, генерално само во дизајнот на бравата ќе се користи коло со голема брзина.LE на altera не е структура на бравата, и проверете ги sp3 и sp2e, и други да не проверувате, упатството вели дека оваа конфигурација е поддржана.Изразот wangdian за altera е точен, ff на altera не може да се конфигурира да се заклучува, тој користи табела за пребарување за имплементирање на бравата.

Општото правило за дизајн е: избегнувајте брава во повеќето дизајни.тоа ќе ви овозможи да дизајнирате времето е завршено, и тоа е многу скриено, не-ветеран не може да го најде.бравата најголемата опасност е да не се филтрира брусите.Ова е исклучително опасно за следното ниво на колото.Затоа, сè додека можете да користите D-флип-флоп место, не користете брава.