(Ново и Оригинално) На залиха 3S200A-4FTG256C ИЦ чип XC3S200A-4FTG256C

Атрибути на производот

 Теренска програмабилна порта низа

 Аниза од порти што може да се програмира на терен(FPGA) еИнтегрирано колодизајниран да биде конфигуриран од клиент или дизајнер по производството - оттука и терминоттеренски се програмира.Конфигурацијата FPGA генерално се одредува со користење на aјазик за опис на хардверот(HDL), слично на она што се користи за анинтегрално коло специфично за примена(ASIC).Дијаграми на колапретходно беа користени за одредување на конфигурацијата, но ова е сè поретко поради доаѓањето наелектронска автоматизација на дизајноталатки.

FPGA содржи низа одпрограмабилна логички блокови, и хиерархија на реконфигурабилни меѓусебни врски што дозволуваат блоковите да се поврзуваат заедно.Логичките блокови може да се конфигурираат да вршат сложеникомбинирани функции, или дејствувајте едноставнологички портидопаѓаИиXOR.Во повеќето FPGA, логичките блокови исто така вклучуваатмемориски елементи, што може да биде едноставноапостолкиили поцелосни блокови на меморија.^[1]Многу FPGA може да се репрограмираат за да имплементираат различнилогички функции, овозможувајќи флексибилнипресметување што може да се конфигуриракако што се изведува воКомпјутерски софтвер.

FPGA имаат извонредна улога вовграден системразвој поради нивната способност да започнат развој на системски софтвер истовремено со хардвер, да овозможат симулации на перформансите на системот во многу рана фаза од развојот и да дозволат различни системски тестирања и повторувања на дизајнот пред да се финализира системската архитектура.^[2]

Историја[Уредување]

Индустријата FPGA изникна одпрограмабилна меморија само за читање(МАТУРСКА) ипрограмабилни логички уреди(PLDs).И двете PROM и PLD имаа можност да се програмираат во серии во фабрика или на терен (програмирачки на терен).^[3]

Алтерае основана во 1983 година и го испорача првиот репрограмабилен логички уред во индустријата во 1984 година - EP300 - кој имаше кварцен прозорец во пакетот што им овозможуваше на корисниците да засветат ултравиолетова ламба на матрицата за да го избришатЕПРОМќелии што ја држеле конфигурацијата на уредот.^[4]

Ксилинксго произведе првиот комерцијално остварлив теренски програмабиленниза на портиво 1985 година^[3]- XC2064.^[5]XC2064 имаше програмабилни порти и програмабилни интерконекции помеѓу портите, почетоци на нова технологија и пазар.^[6]XC2064 имаше 64 конфигурабилни логички блокови (CLB), со два влеза со тритабели за пребарување(LUTs).^[7]

Во 1987 година, наПоморски центар за војување на површинатафинансираше експеримент предложен од Стив Каселман за развој на компјутер кој ќе имплементира 600.000 репрограмирачки порти.Каселман беше успешен и патент поврзан со системот беше издаден во 1992 година.^[3]

Altera и Xilinx продолжија без предизвик и брзо пораснаа од 1985 година до средината на 1990-тите кога се појавија конкурентите, еродирајќи значителен дел од нивниот удел на пазарот.До 1993 година, Актел (сегаМикросеми) опслужуваше околу 18 проценти од пазарот.^[6]

1990-тите беа период на брз раст за FPGA, и во софистицираноста на кола и во обемот на производство.Во раните 1990-ти, FPGA првенствено се користеа вотелекомуникациитеивмрежување.До крајот на деценијата, FPGA се најдоа во потрошувачките, автомобилските и индустриските апликации.^[8]

До 2013 година, Altera (31 проценти), Actel (10 проценти) и Xilinx (36 проценти) заедно претставуваа приближно 77 проценти од пазарот на FPGA.^[9]

Компаниите како Мајкрософт почнаа да користат FPGA за да ги забрзаат системи со високи перформанси, пресметковно интензивни (какоцентри за податоцикои работат на нивнитеBing пребарувач), се должи наперформанси по ватипредност FPGA испорачуваат.^[10]Мајкрософт почна да користи FPGA за дазабрзаатБинг во 2014 година и во 2018 година започна со распоредување на FPGA низ други оптоварувања на центри за податоци за нивнитеАзур облак компјутериплатформа.^[11]

Следниве временски рокови укажуваат на напредок во различни аспекти на дизајнот на FPGA:

Гејтс

• 1987: 9.000 порти, Ксилинкс^[6]
• 1992: 600.000, Оддел за поморска површинска војна^[3]
• Почетокот на 2000-тите: милиони^[8]
• 2013: 50 милиони, Ксилинкс^[12]

Големина на пазарот

• 1985: Прва комерцијална FPGA: Xilinx XC2064^[5][6]
• 1987 година: 14 милиони долари^[6]
• в.1993: >385 милиони долари^{[6][неуспешна верификација]}
• 2005: 1,9 милијарди долари^[13]
• Проценки за 2010 година: 2,75 милијарди долари^[13]
• 2013: 5,4 милијарди долари^[14]
• Проценка за 2020 година: 9,8 милијарди долари^[14]

Дизајнот започнува

Апочеток на дизајноте нов сопствен дизајн за имплементација на FPGA.

• 2005: 80.000^[15]
• 2008: 90.000^[16]

Дизајн[Уредување]

Современите FPGA имаат големи ресурси налогички портии RAM блокови за имплементација на сложени дигитални пресметки.Бидејќи дизајните на FPGA користат многу брзи стапки на В/И и двонасочни податоциАвтобуси, станува предизвик да се потврди точното време на валидни податоци во времето на поставување и времето на задржување.

Планирање на подотовозможува распределба на ресурси во рамките на FPGA да се исполнат овие временски ограничувања.FPGAs може да се користат за имплементација на која било логичка функција што анASICможе да изврши.Способност за ажурирање на функционалноста по испораката,делумна реконфигурацијана дел од дизајнот^[17]и ниските неповторливи инженерски трошоци во однос на дизајнот ASIC (и покрај генерално повисоките единечни трошоци), нудат предности за многу апликации.^[1]

Некои FPGA имаат аналогни функции покрај дигиталните функции.Најчестата аналогна карактеристика е програмабилнастапка на убиствана секоја излезна игла, дозволувајќи му на инженерот да постави ниски стапки на лесно оптоварени пинови што инаку бипрстенилидвојканеприфатливо, и да се постават повисоки стапки на силно оптоварени пинови на канали со голема брзина кои инаку би работеле премногу бавно.^[18][19]Исто така чести се кварц-кристални осцилатори, осцилатори на отпорност на капацитивност на чипот ифазно заклучени јамкисо вградениосцилатори контролирани од напонсе користи за генерирање и управување со часовникот, како и за брзински серијализатор-десеријализатор (SERDES) за пренос на часовници и за обновување на часовникот на приемникот.Прилично чести се диференцијалнитекомпараторина влезните пинови дизајнирани да се поврзатдиференцијална сигнализацијаканали.Неколку "мешан сигналFPGA“ имаат интегриран периферен уреданалогно-дигитални конвертори(ADCs) идигитално-аналогни конвертори(DAC) со блокови за уредување на аналогни сигнали што им овозможуваат да работат како асистем-на-чип(SoC).^[20]Таквите уреди ја заматуваат линијата помеѓу FPGA, кој носи дигитални и нули на неговата внатрешна програмабилна ткаенина за интерконекција, ианалогна низа што може да се програмира на терен(FPAA), кој носи аналогни вредности на неговата внатрешна програмабилна ткаенина за интерконекција.

Логички блокови[Уредување]

Главна статија:Логички блок

Поедноставен пример за илустрација на логичка ќелија (LUT -Табела за пребарување, ФА -Целосен собирач, DFF -Флип-флоп од типот D)

Најчестата архитектура FPGA се состои од низа одлогички блокови(наречени конфигурабилни логички блокови, CLB, или блокови со логичка низа, LAB, во зависност од продавачот)I/O влошки, и рутирање на канали.^[1]Општо земено, сите рутирачки канали имаат иста ширина (број на жици).Повеќе I/O влошки може да се вклопат во висина на еден ред или ширина на една колона во низата.

„Апликациското коло мора да биде мапирано во FPGA со соодветни ресурси.Додека бројот на потребните CLB/LAB и I/O лесно се одредува од дизајнот, бројот на потребните патеки за рутирање може значително да се разликува дури и кај дизајните со иста количина на логика.(На пример, апрекинувач со попречна лентабара многу повеќе рутирање од aсистолна низасо истиот број на порти.Бидејќи неискористените патеки за рутирање ги зголемуваат трошоците (и ги намалуваат перформансите) на делот без да обезбедат никаква корист, производителите на FPGA се обидуваат да обезбедат доволно траки така што повеќето дизајни што ќе одговараат во однос натабели за пребарување(LUTs) и I/O може да бидатизнесени.Ова се одредува со проценки како што се оние што произлегуваат одПравило за изнајмувањеили со експерименти со постоечки дизајни“.^[21]Од 2018 година,мрежа-на-чипсе развиваат архитектури за рутирање и интерконекција.^{[потребен е цитат]}

Општо земено, логичкиот блок се состои од неколку логички ќелии (наречени ALM, LE, slice итн.).Типична ќелија се состои од 4-влезни LUT, aцелосен собирач(ФА) и аФлип-флоп од типот D.Овие може да се поделат на два LUT со 3 влезови.Вонормален режимтие се комбинираат во 4-влезни LUT преку првиотмултиплексер(Mux).Воаритметикарежим, нивните излези се внесуваат во собирачот.Изборот на режимот е програмиран во вториот mux.Излезот може да биде илисинхрониилиасинхрони, во зависност од програмирањето на третиот мукс.Во пракса, цели или делови од собирачот сезачувани како функцииво LUT за да заштедитепростор.^[22][23][24]

Тврди блокови[Уредување]

Модерните фамилии на FPGA ги прошируваат горенаведените способности за да вклучат функционалност на повисоко ниво фиксирана во силикон.Имањето на овие заеднички функции вградени во колото ја намалува потребната површина и им дава на тие функции зголемена брзина во споредба со нивното градење од логички примитиви.Примери за нив вклучуваатмножители, генеричкиDSP блокови,вградени процесори, логика на I/O со голема брзина и вграденаспомени.

FPGA од повисоко ниво може да содржат голема брзинамулти-гигабитни примопредавателиитврди IP јадракакопроцесорски јадра,Етернет средни контролни единици за пристап,PCI/PCI Expressконтролери и контролери за надворешна меморија.Овие јадра постојат заедно со програмабилната ткаенина, но тие се изградени одтранзисторинаместо LUTs, така што тие имаат ASIC-нивоперформансиипотрошувачка на енергијабез трошење значителна количина на ресурси за ткаенина, оставајќи повеќе од ткаенината слободно за логиката специфична за апликацијата.Мулти-гигабитните примопредаватели, исто така, содржат аналогни влезни и излезни кола со високи перформанси, заедно со брзи сериизатори и десеријализатори, компоненти кои не можат да се изградат од LUT.Функционалноста на физичкиот слој (PHY) на повисоко ниво како на пркодирање на линијаможе или не може да се имплементира заедно со серијализаторите и десерилизаторите во тврда логика, во зависност од FPGA.