XC7Z100-2FFG900I – интегрирани кола, вградени, систем на чип (SoC)

Основна архитектура на SoC

Типична архитектура систем-на-чип се состои од следниве компоненти:
- Најмалку еден микроконтролер (MCU) или микропроцесор (MPU) или процесор за дигитален сигнал (DSP), но може да има повеќе процесорски јадра.
- Меморијата може да биде една или повеќе од RAM, ROM, EEPROM и флеш меморија.
- Коло со осцилатор и фазно заклучена јамка за обезбедување сигнали со временски импулси.
- Периферни уреди составени од бројачи и тајмери, кола за напојување.
- Интерфејси за различни стандарди на поврзување како USB, FireWire, Ethernet, универзален асинхрон трансивер и сериски периферни интерфејси итн.
- ADC/DAC за конверзија помеѓу дигитален и аналоген сигнал.
- Кола за регулација на напон и регулатори на напон.
Ограничувања на SoCs

Во моментов, дизајнот на комуникациските архитектури на SoC е релативно зрел.Повеќето компании за чипови користат SoC архитектури за нивното производство на чипови.Меѓутоа, како што комерцијалните апликации продолжуваат да го следат соживот и предвидливоста на инструкциите, бројот на јадра интегрирани во чипот ќе продолжи да се зголемува и архитектурите на SoC базирани на магистрали ќе стануваат сè потешко да ги задоволат растечките барања на компјутерите.Главните манифестации на ова се
1. слаба приспособливост.Дизајнот на системот soC започнува со анализа на системските барања, која ги идентификува модулите во хардверскиот систем.Со цел системот да работи правилно, позицијата на секој физички модул во SoC на чипот е релативно фиксирана.Откако ќе се заврши физичкиот дизајн, треба да се направат модификации, што ефективно може да биде процес на редизајн.Од друга страна, SoC-ите базирани на магистрална архитектура се ограничени во бројот на процесорски јадра што можат да се прошират на нив поради инхерентниот арбитражен комуникациски механизам на архитектурата на магистралата, односно само еден пар процесорски јадра може да комуницира во исто време.
2. Со магистрална архитектура заснована на ексклузивен механизам, секој функционален модул во SoC може да комуницира со другите модули во системот само откако ќе ја добие контролата над магистралата.Како целина, кога модулот стекнува арбитражни права за комуникација, другите модули во системот мора да чекаат додека магистралата не се ослободи.
3. Проблем со синхронизација на еден часовник.Структурата на магистралата бара глобална синхронизација, меѓутоа, како што големината на карактеристиките на процесот станува сè помала и помала, работната фреквенција брзо се зголемува, достигнувајќи 10 GHz подоцна, влијанието предизвикано од доцнењето на поврзувањето ќе биде толку сериозно што е невозможно да се дизајнира дрво за глобален часовник , и поради огромната мрежа на часовникот, нејзината потрошувачка на енергија ќе зафаќа најголем дел од вкупната потрошувачка на енергија на чипот.